广西优化网站 优帮云兰州网络推广

《FPGA开发工具》专栏目录

1.Vivado开发

1.1使用相关

Vivado工程创建、仿真、下载与固化全流程

Vivado工程快速查看软件版本与器件型号

Vivado IP核的快速入门 官方手册和例程

Vivado中对已调用IP核的重命名

Vivado中增加源文件界面中各选项的解释

Vivado IP中Generate Output Products界面的设置说明

1.2报错相关

Vivado报错Opt 31-67的解决

Vivado报错Synth 8-9917 port ‘xx‘ must not be declared to be an array

2.Modelsim

1.1使用相关

【Modelsim】保持波形格式重编译and波形的保存与查看

【Modelsim】数据显示设置

1.2报错相关

Modelsim仿真时报错Error xx.v Module ‘xx‘ is not defined的解决

Modelsim仿真时报错Error (vlog-7) Failed to open design unit file XXXXX in read mode的解决

Vivado关联Modelsim仿真时一直卡在Executing analysis and compilation step…的解决

Vivado关联Modelsim报错environment variable is not writeable

3.Lattice开发

【Lattice FPGA 开发】Diamond的使用

【Lattice FPGA 开发】Modelsim与Diamond联合仿真

【Lattice FPGA 开发】IP核的调用

4.第三方工具

VS Code编写Verilog的环境搭建常用设置

Vivado与Notepad++关联步骤

【在线仿真】使用HDLBits进行FPGA代码在线综合仿真以及时序图生成

5.ISE开发

ISE中逻辑分析仪ChipScope的使用